(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-118239 (P2002-118239A)

(43)公開日 平成14年4月19日(2002.4.19)

(51) Int.Cl.7	識別記号	FΙ		テーマコード(参考)
H01L 27/105		G11C	11/14	A 5F083
G11C 11/14			11/15	
11/15		H01L	43/08	Z
H01L 43/08			27/10	447

審査請求 未請求 請求項の数1 OL (全 14 頁)

			水晶水 明水块0数1 UL (主 14 貝)	
(21)出願番号	特願2001-221215(P2001-221215)	(71)出願人	398038580	
(22)出願日	平成13年7月23日(2001.7.23)	·	ヒューレット・パッカード・カンパニー HEWLETT-PACKARD COM PANY	
(31)優先権主張番号 (32)優先日 (33)優先権主張国	09/624134 平成12年7月21日(2000.7.21) 米国(US)	(72)発明者	アメリカ合衆国カリフォルニア州パロアルト ハノーバー・ストリート 3000 マノイ・パタチャーヤ アメリカ合衆国カリフォルニア州95014, クパチーノ, パーム・アベニュー・22434 100063897 弁理士 古谷 馨 (外2名)	
·		(74)代理人		


最終頁に続く

(54) 【発明の名称】 MRAMの性能を向上させるための最適な書込導体レイアウト

(57)【要約】

【課題】 MRAM性能を改善する最適な普込導体レイアウト構造を提供する。

【解決手段】 磁気メチリセルのための書込導体レイアウト構造は第1の方向の第1の幅と第2の方向の第2の幅とを有するデーク記憶層を含む。デーク記憶層は第1の方向に第1の幅をもつ第1の導体と第2の方向に第2の幅をもつ第2の導体との間に配置される。第1及び第2の導体は第1及び第2の方向でデーク記憶層と交差する。第1の導体の第1の幅はデーク記憶層の第1の層幅よりも小さく該第1の層幅が該第1の幅の全体に重なるよう配置される。第2の導体の第2の層幅が該第2の幅の全体に重なるよう配置される。第1及び第2の層幅が該第2の幅の全体に重なるよう配置される。第1及び第2の導体の幅を狭くすることで、それら導体とデーク記憶層との間のミススライタントが排除され、該導体に加えられた電流により生成される書込磁界の漏れが低減され、より小電流で書込磁界を生成可能となり、メモリセルの電力消費が低減される。



10

【特許請求の範囲】

【請求項1】磁気メモリセルのための書込導体レイアウ ト構造であって、

第1の幅を有する第1の導体と、

第2の幅を有する第2の導体と、

該第1及び第2の導体間に配置されたデータ記憶層であ って、第1の方向における第1の層幅と第2の方向にお ける第2の層幅とを有し、前記第1及び第2の導体が実 質的に前記第1及び第2の方向にそれぞれ交差する、デ ・一夕記憶層とを備えており、

前記第1の幅が前記第1の層幅よりも小さくなるよう予

前記第2の幅が前記第2の幅よりも小さくなるよう予め 選択され、

前記第1の層幅が前記第1の幅の全体に重なるように該 第1の幅が該第1の層幅に対して配置され、

前記第2の層幅が前記第2の幅の全体に重なるように該 第2の幅が該第2の層幅に対して配置される、書込導体 レイアウト構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に、磁気ラン ダムアクセスメモリ (MRAM) の最適な書込導体レイアウ トに関し、特に、書込導体の幅がデータ記憶層の幅より も小さく作製され、書込導体の幅がデータ記憶層の幅内 に完全に含まれる、書込導体レイアウトに関する。

[0002]

【従来の技術】一般的なMRAMデバイスは、メモリセルの アレイを含む。ワードラインは、複数のメモリセルから ルからなる列に沿って伸びる。ワードラインとビットラ インとの交差点に位置する各メモリセルは、1ビットの 情報を磁化方向として格納する。各メモリセルの磁化方 向は、所与の時間で2つの安定した方向のうちの1つを とる。これら2つの安定した方向、すなわち平行及び逆 平行(anti-parallel)は、論理値「1」及び「0」を表 すものとなる。選択されたメモリセルの磁化方向は、選 択されたメモリセルと交差するワードライン及びピット ラインに電流を供給することにより変更することができ る。該電流は、その結合時に選択されたメモリセルの磁 40 状態である場合には、メモリセル120の抵抗はその最高 化方向を平行から逆平行へ又はその逆に切り替えること ができる磁界を生成する。ワードライン及びビットライ ンが協働して、選択されたメモリセルの磁化方向を切り 替える(すなわちメモリセルに対する書き込みを行う) ため、ワードライン及びビットラインを包括的に書込ラ インと呼ぶことができる。更に、該書込ラインはまた、 メモリセルに格納されている論理値を読み出すために使 用することもできる。

【0003】図1aは、簡略化された従来技術によるMR

ードライン130、ピットライン132、及びメモリセル120 を含む。メモリセル120は、ワードライン130とピットラ イン132との各交差部分に配置されている。多くのMRAM 設計では、書込ライン (130,132) は、ビットライン132 の幅dxとワードライン130の幅dyとで示すように、メモ リセル120と同じ幅で作製される。したがって、メモリ セル120は、書込ライン(130,132)の幅により規定され る矩形寸法dx, dyを有する。一般に、図1bに示すよう に、書込ライン (130,132) は互いに直交する関係で配 置されており、メモリセル120は書込ライン(130,132) の間に配置される。例えば、ビットライン132をメモリ セル120の上に配置することができ、ワードライン130を メモリセル120の下に配置することができる。

【0004】図2aないし図2cは、1つのメモリセル

120における1 ビットのデータの格納を示す。図2 a に おいて、メモリセル120は、誘電体領域126により互いに 分離されたアクティブ磁気データフィルム122及び固定 (pinned) 磁気フィルム124を含む。アクティブ磁気デ ータフィルム122における磁化方向は、一定ではなく、 20 矢印M₁で示すような2つの安定した方向をとることがで きる。一方、固定磁気フィルム124は、矢印M2で示すよ うに一定の磁化方向を有する。アクティブ磁気データフ イルム122は、メモリセル120への書き込み動作中に、書 込ライン(130,132,図示せず)に加えられる電流に応じ て、その磁化方向を回転させる。図2bに示すように、 M₁, M₂が互いに平行である場合には、メモリセル120に格 納されるデータビットの第1の論理状態が示される。例 えば、M1, M2が平行である場合には、論理「1」状態が メモリセル120に格納される。逆に、図2cに示すよう なる行に沿って伸び、ビットラインは、複数のメモリセ 30 にM1,M2が互いに逆平行である場合には、第2の論理状 態が示される。同様に、M1,M2が逆平行である場合に は、論理「0」状態がメモリセル120に格納される。図 2b及び図2cでは、誘電体領域126は省略されてい る。図2aないし図2cは、固定磁気フィルム124の上 に配置されたアクティブ磁気データフィルム122を示し ているが、固定磁気フィルム124をアクティブ磁気デー タフィルム122の上に配置することもできる。

> 【0005】メモリセル120の抵抗は、M1,M2の方向によ り異なる。M1,M2が逆平行である、すなわち論理「O」 値となる。一方、M1, M2の方向が平行である、すなわち 論理「1」状態である場合には、メモリセル120の抵抗 はその最低値となる。その結果として、メモリセル120 に格納されているデータピットの論理状態は、その抵抗 を測定することにより決定することができる。メモリセ ル120の抵抗は、書込ライン(130,132)に印加された読 出電圧に応じて流れるセンス電流123 (図2a参照)の 大きさに影響される。

【0006】図3において、メモリセル120は、書込ラ AMアレイ100の平面図を示している。該アレイ100は、ワ 50 イン(130,132)の間に配置されている。アクティブ及 び固定磁気フィルム (122,124) は図3には示されてい ない。アクティブ磁気データフィルム122の磁化方向 は、磁界Hyを生成する電流Ixと磁界Hxを生成する電流Iy とに応じて回転する。該磁界Hx及びHyが協働してメモリ セル120の磁界方向を回転させる。図3において、書込 ライン(130,132)は、図1 a 及び図1 b に関して上述 したように、メモリセル120と同じ幅(dx, dy)を有する よう図示されている。

【0007】理想的には、書込ライン(130,132)は共 に、メモリセル120上の対応する幅 (dx,dy) と同じ幅 (dx, dy) を有するべきである。したがって、ビットラ イン132は、図4 a に示すように、メモリセル120の垂直 方向Yの幅Wnvと等しい垂直方向Yの幅Wcvを有するべ きである。同様に、ワードライン130は、図5aに示す ように、メモリセル120の水平方向Xの幅WDHと等しい 水平方向Xの幅WCHを有するべきである。

[8000]

【発明が解決しようとする課題】しかし、アレイ100の 書込ライン(130,132)とメモリセル120との間のミスア ライメントに起因して(図1a及び図1b参照)、ワー 20 ドライン130及びビットライン132がメモリセル120から オフセットする可能性がある。該ミスアライメントは、 MRAMデバイスの作製に使用されるリソグラフプロセスに 固有のリソグラフアライメントの不精確さに起因するも のである。図46において、ビットライン132は、オフ セットδだけメモリセル120からオフセットしている。 同様に、図56において、ワードライン130は、オフセ ットδだけメモリセル120からオフセットしている。**該** δの値は、MRAM装置を作製するために使用されるリソグ ラフプロセスにより決まる。例えば、最新技術における δ の値は、 0.05μ mのオーダーとなり得る。該 δ の値 は、サブミクロンサイズのメモリセルにとっては極めて 大きなものである。

【0009】該オフセットδの1つの欠点は、図4b及 び図56のそれぞれにおいてメモリセル120の露出した 縁部を取り囲む破線141,145で示すような、書込ライン (130,132) により覆われていないメモリセル120の部分 で磁界が低減することである。その結果として、書込ラ イン(130,132)からの結合された磁界が、メモリセル1 20を選択する書込み動作中に平行方向から逆平行方向へ (又はその逆に)磁界M1の方向を回転させることができ ない場合がある。

【0010】オフセットδの別の欠点は、それぞれ図4 b及び図5bにおいてクロスハッチング領域143,147で 示すように、書込ライン (130,132) の一部がメモリセ ル120の幅の外側に位置することである。その結果とし て、それら部分により生成される磁界は主に無駄にな り、磁界M1の方向の回転に寄与することができない。更 に、極端な場合には、クロスハッチング領域143,147に

示せず) の選択されていないビットに干渉し、これによ り、それら隣接するメモリセルに既に書き込まれている 情報のデータ破壊が生じる可能性がある。

【0011】更に、磁界H_v, H_xをそれぞれ生成する電流I x, Ivの大きさが、メモリセル120への書き込みを行うに は不十分なものとなる。これは、磁界Hv, Hxの一部が無 駄になるからである。最も高密度のMRAM設計では、電流 及び磁界は極めて貴重なものであり、電力消費を低下さ せ、及び磁界Hy, Hxをアクティブ磁気データフィルム122 10 に効率良く結合させるために、書込み電流Ix, Ivを効率 良く利用する試みがなされなければならない。

【0012】したがって、MRAMメモリセルのデータ記憶 層と該データ記憶層と交差する書込ラインとの間のミス アライメントをなくす、MRAMメモリの電流伝達用導体の ためのレイアウト構造が必要とされている。

【0013】また、書込ラインにより生成される磁界が 無駄にならずにデータ記憶層と効率良く結合されるよう に、書込ラインがデータ記憶層の幅内に含まれている必 要がある。

【0014】更に、メモリセルに対する書込み動作時に データ記憶層の磁化方向を回転させるために必要となる 費込み電流の大きさを低減させることによりMRAMメモリ セルの電力消費を低減させる必要がある。例えば、電力 消費の低減の結果として、MRAMメモリに組み込まれてい る電子デバイスにより生成される廃熱を低減させること が可能となる。更に、携帯型機器の場合には、電池寿命 を延長させるために電力消費を低減させることが望まし い。

[0015]

【課題を解決するための手段】上述の必要とされている 事項は、本発明の書込導体レイアウト構造により満たさ れる。書込ライン(すなわちワードライン又はピットラ イン)とデータ記憶層との間のミスアライメントは、書 込ラインの幅を該書込ラインが交差するデータ記憶層の 幅よりも狭くすることにより対処される。更に、書込ラ インは、その幅がデータ記憶層の幅内に完全に含まれる ように配置される。また、磁界の漏れ、無駄になる磁 界、及びデータ記憶層との磁界の低減された結合に関す る問題も、書込ラインの幅を狭くすること、及び該書込 40 ラインをデータ記憶層の幅内に配置することにより解決 される。更に、書込ラインの幅を狭くすることにより、 所与の電流に対してより大きい磁界を生成することがで き、また、データ記憶層の磁化方向を回転させるために 必要な大きさの磁界をより小さな電流で生成することが でき、これにより電力消費を低減させることができる。 【0016】広範には、本発明は、第1の方向に第1の 層幅を有すると共に第2の方向に第2の層幅を有するデ ータ記憶層を含む磁気メモリセルのための書込導体レイ アウト構造において実施される。該データ記憶層は、第 より生成される磁界の部分が、隣接するメモリセル(図 50 1の方向で第1の幅を有する第1の導体と第2の方向で

第2の幅を有する第2の導体との間に配置される。 該第 1及び第2の導体は、それぞれ第1及び第2の方向にデ ータ記憶層と交差する。第1の導体の第1の幅は、デー 夕記憶層の第1の層幅よりも狭く、該第1の層幅が該第 1の導体の第1の幅の全体に重なるように配置される。 同様に、第2の導体の第2の幅は、データ記憶層の第2 の層幅よりも狭く、該第2の層幅が該第2の導体の第2 の幅の全体に重なるように配置される。 更に、第1の導 体、第2の導体、又は第1及び第2の導体の両方は、第 1及び第2の層幅よりもそれぞれ狭い幅で作製すること も可能である。

【0017】本発明の一実施形態では、第1及び第2の 幅は、それらそれぞれ第1及び第2の層幅よりもプロセ スアライメントオフセットだけ小さくなるよう選択する ことができる。該プロセスアライメントオフセットは、 MRAM装置の製造に使用されるリングラフプロセスのアラ イメント公差に基づくものとすることができる。

【0018】本発明の別の実施形態では、第1及び第2 の導体の何れかを、その対応する層幅内で中央に配置す ること、その対応する層幅内で左にシフトすること、又 20 いように、書込磁界のデータ記憶層との結合が改善され はその対応する層幅内で右にシフトすることが可能であ

【0019】本発明の一実施形態では、第1及び第2の 導体は、MRAM装置のワードライン又はビットライン(書 込ライン)とすることができる。

【0020】本発明の別の実施形態では、第1の導体に 加えられる電流により生成される普込磁界の第1の部分 の大きさは、第1の幅が少なくとも第1の層幅と等しい 場合よりも大きい。

【0021】本発明の一実施形態では、第2の導体に加 えられる電流により生成される書込磁界の第2の部分の 大きさは、第2の幅が少なくとも第2の層幅と等しい場 合よりも大きい。

【0022】本発明の別の実施形態では、第1の幅の位 置は、第1の導体に加えられる電流の大きさが、第1の 幅が少なくとも第1の層幅と等しい場合よりも小さくな るように、書込磁界の第1の部分をデータ記憶層に有効 に結合する。

【0023】本発明の更に別の実施形態では、第2の幅 の位置は、第2の導体に加えられる電流の大きさが、第 2の幅が少なくとも第2の層幅と等しい場合よりも小さ くなるように、書込磁界の第2の部分をデータ記憶層に 有効に結合する。

【0024】本発明の他の態様及び利点は、本発明の原 理を例示する図面に関して行う以下の詳細な説明から明 らかとなろう。

[0025]

【発明の実施の形態】以下の詳細な説明及び幾つかの図 面では、同様の要素は同様の符号で識別される。

【0026】解説を目的として図示するように、本発明 50 う予め選択される。第1の幅Wc1は、図6に示すよう

は、磁気メモリセルのための書込導体レイアウト構造で 実施される。該書込導体レイアウト構造は、第1の幅を 有する第1の導体と第2の幅を有する第2の導体とを含 む。データ記憶層は、第1及び第2の導体間に配置さ れ、第1の方向における第1の層幅と第2の方向におけ る第2の層幅とを含む。第1及び第2の導体は、それぞ れ実質的に第1及び第2の方向にデータ記憶層と交差す る。第1の導体の第1の幅は、第1の層幅よりも小さく なるよう予め選択され、該第1の層幅が該第1の幅の全 10 体に重なるように該第1の幅が該第1の層幅に対して配 置される。第2の導体の第2の幅は、第2の層幅よりも 小さくなるよう予め選択され、該第2の層幅が該第2の

幅の全体に重なるように該第2の幅が該第2の層幅に対

して配置される。

【0027】第1及び第2の幅が第1及び第2の層幅よ りも小さいことの利点には、以下の点が含まれる(但し それらに限定されるものではない)。 すなわち、データ 記憶層と第1及び/又は第2の導体との間のミスアライ メントに起因して書込磁界が無駄にされ又は低減されな る。上述のミスアライメントがなくなるように第1及び /又は第2の幅がそれぞれの層幅内に含まれる。第1及 び第2の幅をそれぞれの層幅内に配置することにより、 近くのメモリセルに干渉する可能性のある漏れ磁界が低 減され又は排除される。第1及び/又は第2の導体の幅 を狭くすることにより、所与の電流についてより大きな 磁界を生成することができる。第1及び/又は第2の導 体の幅を狭くすることにより、データ記憶層の磁化方向 を回転させるために必要な磁界を大きさが低減された電 30 流で生成することができ、これにより電力消費が低減さ れる。

【0028】図6及び図7において、磁気メモリセルの ための書込導体レイアウト構造10は、第1の幅WC1 (図 6参照)を有する第1の導体30と第2の幅WC2(図7参 照)を有する第2の導体32とを含む。データ記憶層20 は、第1の導体30及び第2の導体32の両方により生成さ れる書込磁界(図示せず)の結果としてデータ記憶層20 のアクティブ層 (図示せず) の磁化方向の回転が生じる ように、該第1の導体30と該第2の導体32との間に配置 40 される (図示せず)。第1及び第2の導体 (30,32) に 加えられる電流は、書込み動作時に書込磁界を生成す る。データ記憶層20は、破線矢印Vにより示す第1の方 向に第1の層幅WD1を有し、破線矢印Hにより示す第2の 方向に第2の層幅WD2を有する。第1及び第2の導体(3 0,32) は、それぞれ実質的に第1及び第2の方向 (V, H) でデータ記憶層20と交差する。

【0029】第1の導体30の第1の幅WC1は、第1の層 幅WD1よりも小さくなるよう予め選択され、第2の導体3 2の第2の幅Wc2は、第2の層幅Wn2よりも小さくなるよ

に、第1の層幅WD1が該第1の幅WC1の全体に重なるよう に、該第1の層幅WD1に対して配置される。第2の幅WC2 は、図7に示すように、第2の層幅WD2が該第2の幅WC2 の全体に重なるように、該第2の層幅WD2に対して配置 される。

【0030】説明のために、第1の導体30はデータ記憶 層20の上に配置され(図6参照)、第2の導体32はデー 夕記憶層20の下に配置される(図7参照)。しかし、第 1及び第2の導体(30,32)の位置は逆にすることも可 能である。更に、明瞭化のため、図6及び図7では、デ10 合には、第1の幅 W_{C1} は、第1の層幅 W_{D1} よりも Δ_1 の80ータ記憶層20に関する第1及び第2の導体(30.32)の 位置を別個に示す。しかし、図10aないし図10cに 関して後述するように、第1及び第2の導体(30,32) はデータ記憶層20と公差するものである。

【0031】図6及び図7は、第1の方向Vに垂直方向 を有する第1の導体30と、第2の方向Hに水平方向を有 する第2の導体32とを示しているが、本発明の書込導体 レイアウト構造に関する上述の利点は、上述の垂直及び 水平方向が逆になった場合、すなわち、第1の導体30が 水平方向を有し、第2の導体32が垂直方向を有する場合 にも該当する。更に、本発明の書込導体レイアウト構造 10は、水平及び垂直導体方向に限定されるものではな く、水平及び垂直方向以外の方向もまた本発明の原理に 会まれる。

【0032】データ記憶層20は、スピン依存トンネルデ バイス、スピンバルブデバイス、及び巨大磁気抵抗デバ イスを含む磁気電気(magnetoelectric)デバイスとする ことができる(但しこれらに限定されるものではな い)。データ記憶層20は、本明細書では矩形形状を有す るものとして示されているが、矩形形状、弓形形状、及 30 のプロセスアライメントオフセット Δ_1 に等しい距離だ び多角形形状を含む形状を有することができる(但しこ れらに限定されるものではない)。

【0033】図13a及び図13bは、多角形形状のデ ータ記憶層21と弓形形状のデータ記憶層22とをそれぞれ 示している。なお、図13a及び図13bでは、第1及 び第2の導体(30,32)は、第1及び第2の方向(V、 H) にそれぞれのデータ記憶層と交差し、第1の層幅WD1 及び第2の層幅Wp2は、それぞれ第1及び第2の方向 (V, H) におけるデータ記憶層の最大幅である。例え ば、図13aでは、第1の層幅WD1は、第1の方向Vにお けるデータ記憶層21の最大幅であり、第1の幅Wc1は、 第1の層幅WD1が該第1の幅WC1の全体に重なるように、 第1の層幅WD1に対して配置される。同様に、第2の層 幅WD2は、第2の方向Hにおけるデータ記憶層21の最大幅 であり、第2の幅WC2は、第2の層幅WD2が該第2の幅W c2の全体に重なるように、該第2の層幅Wp2に対して配 置される。

【0034】本発明の一実施形態では、図8aないし図 8 cに示すように、第1の導体30の第1の幅Wc1は、第

も第1のプロセスアライメントオフセットΔ1だけ小さ くなるよう予め選択される。該第1のプロセスアライメ ントオフセットΔ1は、書込導体レイアウト構造10を組 み込んだMRAMデバイスの作製に使用されるリングラフプ ロセスのアライメント公差によって決まる値とすること ができる。例えば、アライメント公差が0.05 u mである 場合には、第1の幅 W_{C1} は、第1の層幅 W_{D1} よりも Δ_1 = 0.05μπだけ又は Δ1の何分の1又は何パーセントかだけ 狭くすることができる。例えば、 Δ_1 =0.05 μ mである場 % $(0.8 \times 0.05 \mu m = 0.04 \mu m)$ だけ狭くすることがで き、したがって、第1の幅WC1は第1の層幅WD1よりも幅 が0.04 μ mだけ小さくなる。一方、 Δ_1 =0.05 μ mである 場合、第1の幅ΨC1は第1の層幅ΨD1よりもΔ1の1と1/4 (すなわち1.25) (1.25×0.05 μ m=0.06275 μ m) だけ 狭くすることができ、したがって、第1の幅Wc1は第1 の層幅Wn1より0.06275 μmだけ幅が小さくなる。何れの 場合も、第1の幅Wc1は第1の層幅Wn1より狭く、第1の 層幅WD1はその全体で第1の幅WC1に重なる。上記例はま 20 た、 Δ_2 、第2の層幅 W_{D2} 、及び第2の幅 W_{C2} にも当ては

【0035】第1の幅Wc1は、図8aに示すように、第 1の層幅WD1内の実質的に中央位置を有することができ る。図8aにおいて、第1の導体30の両縁部33は、第1 のプロセスアライメントオフセットΔ1÷2に等しい距離 だけ第1の層幅WD1の内側に配置され、これにより、第 1の幅WC1が第1の層幅WD1内の実質的に中央位置にな り、第1の層幅WD1は第1の幅WC1の全体に重なる。図8 bにおいて、第1の幅WC1は、第1の層幅WD1内で、第1 け左にシフトした位置にあるが、第1の層幅WD1は第1 の幅WC1の全体に重なっている。同様に、図8cにおい て、第1の幅WC1は、第1の層幅WD1内で、第1のプロセ スアライメントオフセットΔ1に等しい距離だけ右にシ フトした位置にあるが、第1の層幅WD1は第1の幅WC1の 全体に重なっている。第1の幅WC1は、第1のプロセス アライメントオフセットΔ1の何分の1か何パーセントか だけ左にシフトし又は右にシフトすることが可能であ

【0036】本発明の別の実施形態では、図9aないし 図9 c に示すように、第2の導体32の第2の幅Wc2は、 第2の方向Hにおけるデータ記憶層20の第2の層幅Wp2よ りも第2のプロセスアライメントオフセットΔ2だけ小 さくなるよう予め選択される。該第2のプロセスアライ メントオフセットΔ2は、書込導体レイアウト構造10を 組み込んだMRAMデバイスの作製に使用されるリソグラフ プロセスのアライメント公差によって決定される値とす ることができる。例えば、アライメント公差が0.07μπ である場合、第2の幅ΨC2は、第2の層幅ΨD2よりもΔ2 1の方向Vにおけるデータ記憶層20の第 1の層幅 V_{D1} より 50 =0.07 μ m又は Δ_2 の何分の1又は何パーセントかだけ小

さくすることができる。第2の幅 W_{C2} は、図9aに示すように、第1の層幅 W_{D2} 内で実質的に中央位置にすることができる。図9aにおいて、第2の導体32の両縁35は、第2のプロセスアライメントオフセット Δ_2 -2に等しい距離だけ第2の層幅 W_{D2} の内側に配置され、これにより、第2の幅 W_{C2} が第2の層幅 W_{D2} 内の実質的に中央に位置し、第2の層幅 W_{D2} は第2の幅 W_{C2} の全体に重なる。図9bにおいて、第2の幅 W_{C2} は、第2の層幅 W_{D2} 内において第2のプロセスアライメントオフセット Δ_2 に等しい距離だけ左にシフトした(ここでは上にシフトするも

a

いて第2のプロセスアライメントオフセット Δ_2 に等しい距離だけ左にシフトした(ここでは上にシフトするものとして示す)位置にある。しかし、第2の層幅WD2は、第2の幅WC2の全体に重なる。同様に、図9cにおいて、第2の幅WC2は、第2の層幅WD2内において第2のプロセスアライメントオフセット Δ_2 に等しい距離だけ右にシフトした(ここでは下にシフトするものとして示す)位置にある。しかし、第2の層幅WD2は、第2の幅WC2の全体に重なる。第2の幅WC2は、第2のプロセスアライメントオフセット Δ_2 C0何分の1又は何パーセントかだけ左にシフトし又は右にシフトすることが可能であ

【0037】本発明の一実施形態では、第1のプロセスアライメントオフセット Δ_1 及び第2のプロセスアライメントオフセット Δ_2 は、約0.01 μ mから約0.08 μ mの範囲にある。本発明の更に別の実施形態では、第1のプロセスアライメントオフセット Δ_1 及び第2のプロセスアライメントオフセット Δ_2 は互いに等しくなる(Δ_1 = Δ_2)。

【0038】代替的には、第1のプロセスアライメントオフセット Δ_1 及び第2のプロセスアライメントオフセット Δ_2 は、リソグラフプロセスのアライメント公差に基づくものである必要はない。その代わりに、第1のプロセスアライメントオフセット Δ_1 及び第2のプロセスアライメントオフセット Δ_2 は、それぞれ第1の方向10を計る第10の層幅10のパーセンテージと第10の方向Hにおける第10の層幅10のパーセンテージとに基づき予め決められた値とすることができる。

【0039】本発明の一実施形態では、図10aに示すように、第1の導体30はデータ記憶層20の上に配置され、第2の導体32はデータ記憶層20の下に配置される。第1の方向V及び第2の方向Hは、互いに実質的に直交することができ、これにより第1の導体30及び第2の導体32は互いに実質的に直交する関係でデータ記憶層20と交差する。更に、上述したように、第1の導体30は、その第1の幅 $_{10}$ 0、第1の幅 $_{10}$ 0、中央に配置し(C)、左にシフトさせ(L)、又は右にシフトさせる(R)ことができ、第2の層幅 $_{10}$ 0、中央に配置し(C)、左にシフトさせ(D)、又は右にシフトさせ(U)、又は右にシフトさせる(D)ことができる。

【0040】本発明の別の実施形態では、第1の方向V 又は第2の方向Hは、データ記憶層20の磁化容易軸E(す 50 なわち長手軸)と同一線上にある。図10aにおいて、第2の方向Hは、データ記憶層20の磁化容易軸Eと同一線上にある。

【0041】第1及び第2の導体(30,32)は、別個の 導体部分として示されているが、図11に関して後述す るように、MRAMアレイは更なるデータ記憶層20を含み、 第1及び第2の導体(30,32)は第1の方向V及び第2の 方向Hに延びてそれらの更なるデータ記憶層20と交差す ることになる。

7 【0042】図10bは、図10aの書込導体レイアウト構造10の第1の方向Vにおける断面図であり、データ記憶層20の第1の層幅WD1内に配置されその第1の層幅WD1が完全に重ねられている、第1の幅WC1を示している。図10cは、図10aの書込導体レイアウト構造10の第2の方向Hにおける断面図であり、データ記憶層20の第2の層幅WD2内に配置されその第2の層幅WD2が完全に重ねられている、第2の幅WC2を示している。

【0043】明瞭化のため、図10b及び図10cはまた、第1の方向Vにおける第1の層幅WD1と第2の方向H における第2の層幅WD2とを有するデータ記憶層20が何を意味するかを示している。図10bでは、第1の方向Vを+(十字)で示す。該+は、ページ内に向かう第1の方向Vのための方向を表している。従って、第1の層幅WD1は、第1の方向Vにおいて測定され、図13bの断面図に示す第1の方向Vと直交する(図10a参照)。更に、第1の導体30の第1の幅WC1は、第1の層幅WD1により完全に重複されており、第1の導体30は、第1の方向Vでデータ記憶層20と交差する(図10a参照)。

【0044】同様に、図10cでは、第2の方向Hを・30 (ドット)で示す。該・は、ページを出る第2の方向Hのための方向を表している。したがって、第2の層幅WD2は、第2の方向Hにおいて測定され、図13cの断面図に示す第2の方向Hと直交する(図10a参照)。更に、第2の導体32の第2の幅WC2は、第2の層幅WD2により完全に重複されており、第2の導体32は、(図10aに示すように)第2の方向Hでデータ記憶層20と交差する。

【0045】本発明の一実施形態では、図8aないし図8cに示すように、書込導体レイアウト構造10は、第1の幅WC1を有する第1の導体30と、実質的に第2の層幅WD2と等しい第2の幅WC2(WC2=WD2)を有する第2の導体32(図示せず)とを含む。第1及び第2の導体(30,32)は、実質的に第1及び第2の方向(V,H)でそれぞれデータ記憶層20と交差し、データ記憶層20は、第1及び第2の導体(30,32)間に配置される。第1の導体30の第1の幅WC1は、データ記憶層20の第1の層幅WD1よりも小さくなるよう予め選択され、第1の層幅WD1が第1の幅WC1の全体に重なるように第1の幅WC1が第1の層幅WD1に対して配置される。

0 【0046】上述したように、第1の導体30の第1の幅

12

 Ψ_{C1} は、第1の方向Vにおけるデータ記憶層Z0の第1の層幅 Ψ_{D1} よりも第1のプロセスアライメントオフセット Δ_1 だけ小さくなるよう予め選択することができる。該第1のプロセスアライメントオフセット Δ_1 は、約0.01 μ mから約0.08 μ mの範囲にすることができる。第1の幅 Ψ_{C1} は、第1の層幅 Ψ_{D1} 内で、実質的に中央位置、左にシフトした位置、及び右にシフトした位置を有することができる(図8a、図8b、及び図8cを参照)。

【0047】本発明の別の実施形態では、第1の導体30は、磁気メモリセルの通電(current carrying)ビットライン又は通電ワードラインとすることができる。第1の導体30がビットラインである場合には、第2の導体32をワードラインとすることができ、その逆もまた可能である。図8aないし図8cは、第1の方向Vに垂直方向を有する第1の導体30と第2の方向Hに水平方向を有する第2の導体32(図示せず)とを示すが、第1の導体30が水平方向を有し、第2の導体32が垂直方向を有することも可能である。

【0048】データ記憶層20は、1ビットのデータを1つの磁化方向として格納するよう構成される。1ビットの論理値(すなわち論理「0」又は論理「1」)は、磁化方向を1つの安定状態から他の安定状態へと回転させることにより書き込まれる。該磁化方向は、データ記憶層20と交差する第1及び第2の導体(30,32)に加えられる電流によって生成される書込磁界に応じて回転する。第1の導体30は、第1の導体30に加えられた電流に応じて書込磁界の第1の部分を生成する。同様に、第2の導体32は、第2の導体32に加えられた電流に応じて書込磁界の第2の部分を生成する。該書込磁界の第1及び第2の部分が組み合わせで作用して磁化方向を回転させる。

【0049】図11において、複数のデータ記憶層20を 複数の第1及び第2の導体 (30,32) により交差されてM RAMアレイ50が形成される。特に、データ記憶層20sは、 書込み動作時に選択され、その磁化方向が書込磁界の第 1の部分Hxと書込磁界の第2の部分Hyとにより回転され る。書込磁界の第1の部分Hxは、データ記憶層20sを横 切る第1の導体30に加えられる電流Iyにより生成され、 書込磁界の第2の部分Hyは、データ記憶層20sを横切る 第2の導体32に加えられる電流Ixにより生成される。書 込磁界の第1及び第2の部分(Hx, Hy)は、右手の法則 により決定されるベクトルを有する。電流Iy, Ixは、ア レイ50の外部にあり第1及び第2の導体(30,32)と電 気的に連絡した電子回路により加えることができる。書 込磁界の第1及び第2の部分(Hx, Hy)は、第1及び第 2の導体(30,32)の全長に沿って生成されるが、これ がデータ記憶層20sの磁化方向を回転させるよう動作す るのは、該第1及び第2の導体(30,32)とデータ記憶 層20sとの交差部で書込磁界の第1及び第2の部分(Hx, Hy)が結合される効果によるものである。

【0050】本発明の一実施形態では、第1の導体30の 第1の幅WC1のみが、第1の方向Vにおけるデータ記憶層 20sの第1の層幅WD1よりも小さくなるよう予め選択さ れ、第2の導体32の第2の幅Wczは、第2の方向Hにおけ る第2の層幅WD2と少なくとも同じ幅となる。上述した ように、第1の幅WC1は、第1の層幅WD1内にあるよう に、及び第1の層幅WD1が該第1の幅WC1の全体に重なる ように、配置される。第1の幅WC1の位置は、書込磁界 の第1の部分Hxをデータ記憶層20sに結合する。第1の 導体30に加えられる電流Iyの大きさは、第1の幅WC1が 第1の層幅WD1と少なくとも等しい(WC1=WD1)場合よ りも小さくすることができる。基本的に、第1の幅WC1 を狭くすることにより、同一の印加電流Iyに対する書込 磁界の第1の部分 H_x の大きさが大きくなり、該 H_x の大き さは、磁化方向を回転させるために必要な最小限の磁界 強度を超えるものとなる。その結果として、Iyを低減さ せることができ、Hxの大きさは、磁化方向を回転させる のに十分なものとなる。Iyが低減されるため、データ記 憶層20_sに対する書込み動作により消費される電力もま 20 た低減される。また、電力消費の低減は、書込み動作に 対して選択されるアレイ50中の他のデータ記憶層20にも 該当する。上述したように、電力消費の低減は、バッテ リー電力を節約するために携帯型アプリケーションとっ て望ましく、また廃熱を低減させることが望ましい用途 においても望ましい。

【0051】本発明の別の実施形態では、第2の導体32の第2の幅Wc2が、第2の方向Hにおけるデータ記憶層20sの第2の層幅WD2よりも小さくなるように予め選択される(すなわち第1及び第2の導体30,32を共に狭くする)場合に、電力消費の更なる低減を実現することができる。第2の幅Wc2は、それが第2の層幅WD2内にあるように、かつ第2の層幅WD2が第2の幅Wc2の全体に重なるように、配置される。該第2の幅Wc2の位置により、書込磁界の第2の部分Hyがデータ記憶層20sに結合する。第1の導体30に対して上述したのと同じ理由により、第2の導体32に加えられる電流Ixの大きさは、第2の幅Wc2が少なくとも第2の層幅WD2と等しい場合(Wc2=WD2)よりも小さくすることができる。電力消費の更なる低減は、書込み動作のために選択されるアレイ50中の他のデータ記憶層20にも該当する。

【0052】図12は、図4b及び図5bに関して上述したような、ワードラインΨcの幅とビットラインΨbの幅とが等しい(Ψc=Ψb)従来技術による磁気メモリセルレイアウトに関する電流スイッチング曲線SC1を示すグラフである。ワードラインΨc及びビットラインΨbは磁気メモリセルと交差する。更に、ワードラインΨcは、メモリセルの電流スイッチング特性に対する導体のミスアライメントの影響をシミュレートするために、磁気メモリセルから0.05μmだけオフセットしている。該オフセット50 は、図4b及び図5bにδで示されている。スイッチン

グ曲線SC1は、メモリセルへの書込み動作時に1ビット を書き込むために磁化方向M₁を回転させるのに十分な、 グラフのy軸上のビットライン電流Ixの大きさ、及びグ ラフのx軸上のワードライン電流Iyの大きさに関する値 を表している。ビットライン電流Ixは磁界Hyを生成し、 ワードライン電流Iyは磁界Hxを生成する。スイッチング 曲線SC1上の点1に関し、磁化方向を回転させるために約 1.75mAのビットライン電流Ixと約3.60mAのワードライン 電流Ivとが必要である。

【0053】図12はまた、本発明の磁気メモリセルレ イアウト10の電流スイッチング曲線SC2のグラフも示し ている。該スイッチング曲線SC2の場合、ビットライン の幅は、ビットラインがデータ記憶層と交差する方向に おけるデータ記憶層 (図示せず) の幅と同じである。し かし、ワードラインは、ワードラインがデータ記憶層と 交差する方向におけるデータ記憶層の幅よりも0.05 µm だけ小さい幅を有している。更に、ワードラインは、デ 一夕記憶層内で中央に配置され、データ記憶層は、該ワ ードラインの幅の全体に重なる(図9a参照)。したが って、スイッチング曲線SC2上の点2に関し、磁化方向を 回転させるために約1.75mAのビットライン電流Ixと約3. 00mAのワードライン電流Iyとが必要である。したがっ て、同じビットライン電流Ix=1.75mAについて、本発明 の磁気メモリセルレイアウト10が必要とするワードライ ン電流Ivは、従来技術による磁気メモリセルレイアウト よりも約20%小さくなる(すなわち3.00mA対3.60mA)。 その結果として、本発明の磁気メモリセルレイアウト10 の場合の電力消費が低減される。更に、ワードラインを 狭くすることにより見られる改善は、ビットラインでも 同様に行うことができ、その結果として電力消費が更に 30 酸化アルミニウム $(A1_20_3)$ 、窒化アルミニウム $(A1_20_3)$ 低減される。

【0054】本発明の一実施形態では、第1の導体30の 第1の幅WC1は、第1の方向Vにおけるデータ記憶層20の 第1の層幅WD1よりも小さくなるよう予め選択される。 第2の導体32の第2の幅Wc2は、第2の方向Hにおいて少 なくとも第2の層幅WD2と同じ幅となる。第1の幅W C1は、それが第1の層幅WD1内にあるように、かつ第1 の層幅 W_{D1} が該第1の幅 W_{C1} の全体に重なるように、配置 される。第1の幅WC1の位置は、書込磁界の第1の部分H xをデータ記憶層20に結合する。第1の導体30に電流Iv が加えられる結果として、書込磁界の第1の部分Hxの大 きさが、第1の幅WC1が少なくとも第1の層幅WD1と等し い (WC1=WD1) 場合よりも大きくなる。基本的に、第1 の幅WC1を狭くした結果として、印加電流Iyが同じ場合 の書込磁界の第1の部分Hxの大きさが大きくなる。その 結果として、データ記憶層の磁化方向を回転させるため に必要な書込磁界の大きさが、書込磁界の第1の部分Hx からの寄与によって増大することになる。

【0055】本発明の別の実施形態では、書込磁界の大 きさは、第2の導体32の第2の幅 κ_2 が第2の方向Hにお 50 たデータ記憶層であって、第1の方向における第1の層

けるデータ記憶層20の第2の層幅Wn2よりも小さくなる よう予め選択される場合に更に増大する。第2の幅Wc2 は、それが第2の層幅WD2内にあるように、かつ第2の 層幅WD2が該第2の幅WC2の全体に重なるように、配置さ れる。該第2の幅WC2の位置によって、書込磁界の第2 の部分Hyがデータ記憶層20に結合される。第1の導体30 に関して上述したのと同じ理由により、第2の導体32に 加えられる電流Ixにより、書込磁界の第2の部分Hyの大 きさが、第2の幅Wc2が少なくとも第2の層幅WD2と等し 10 い (Wc2=Wn2) 場合よりも大きくなる。

【0056】上述の実施形態では、第1の導体30の第1 の幅WC1は、第1の方向Vにおけるデータ記憶層20の第1 の層幅WD1よりも第1のプロセスアライメントオフセッ トΔ1だけ小さくなるよう予め選択することができる。 更に、第2の導体32の第2の幅WC2は、第2の方向Hにお けるデータ記憶層20の第2の層幅Wn2より第2のプロセ スアライメントオフセットΔ2だけ小さくなるよう予め 選択することができる。該第1及び第2のプロセスアラ イメントオフセットΔ₁, Δ₂は、約0.01μmから約0.08μ 20 mの範囲とすることができる。

【0057】本明細書で説明した実施形態に関し、デー 夕記憶層20の構造及び材料は、本発明に関連する当業者 には十分によく理解されているものである。しかし、デ ータ記憶層20のアクティブ層(磁化方向が自由に回転で きる)及び基準層(磁化方向が固定されており自由に回 転できない)に適した材料には、ニッケルー鉄(NiF e)、コバルト (Co)、Fe3O4、CrO2、合金、又は、それ らの材料、強磁性材料、及びフェリ磁性材料の組み合わ せを含む層が含まれる。該アクティブ層及び基準層は、 N)、二酸化珪素(SiO2)、及び窒化珪素(Si3N4)を含 む誘電体材料の1つ又は2つ以上の層により分離するこ とができる。第1及び第2の導体(30,32)は、銅又は アルミニウムなどの導電材料から作製することができ

【0058】本発明の書込導体レイアウト構造10を、磁 気メモリセルとの使用に関して説明してきたが、本発明 の原理はMRAMに限定されるものではない。書込導体レイ アウト構造10は、磁性材料の磁化方向を切り替えるため 40 の局所的な磁界を生成する通電導体にも適用することが 可能である。本発明の幾つかの実施形態を説明し図示し てきたが、本発明は、かかる説明し図示した構成要素の 特定の形態又は配置に限定されるものではない。本発明 は、特許請求の範囲のみにより限定されるものである。 【0059】以下においては、本発明の種々の構成要件 の組み合わせからなる例示的な実施態様を示す。 1. 磁気メモリセルのための書込導体レイアウト構造で

あって、第1の幅を有する第1の導体と、第2の幅を有 する第2の導体と、該第1及び第2の導体間に配置され 幅と第2の方向における第2の層幅とを有し、前記第1 及び第2の導体が実質的に前記第1及び第2の方向にそれぞれ交差する、データ記憶層とを備えており、前記第1の幅が前記第1の層幅よりも小さくなるよう予め選択され、前記第2の幅が前記第2の幅よりも小さくなるよう予め選択され、前記第1の層幅が前記第1の幅の全体に重なるように該第1の幅が該第1の層幅に対して配置され、前記第2の層幅が前記第2の幅の全体に重なるように該第2の層幅が前記第2の幅の全体に重なるように該第2の層幅が該第2の層幅に対して配置される、書込導体レイアウト構造。

- 2. 前記第1の幅が、第1のプロセスアライメントオフセットに基づいて前記第1の層幅よりも小さくなるよう予め選択され、前記第2の幅が、第2のプロセスアライメントオフセットに基づいて前記第2の層幅よりも小さくなるよう予め選択される、前項1に記載の書込導体レイアウト構造。
- 3. 前記第1のプロセスアライメントオフセット及び前記第2のプロセスアライメントオフセットが、約0.01μmから約0.08μmまでの範囲内にある、前項2に記載の書込導体レイアウト構造。
- 4. 前記第1及び第2のプロセスアライメントオフセットが、互いに等しい、前項2に記載の書込導体レイアウト構造。
- 5. 前記第1及び第2のプロセスアライメントオフセットが、リソグラフプロセスのアライメント公差により決定される、前項2に記載の書込導体レイアウト構造。
- 6. 前記第1及び第2の導体が実質的に互いに直交する 関係で前記データ記憶層と交差するように前記第1及び 第2の方向が実質的に互いに直交している、前項1に記 載の書込導体レイアウト構造。
- 7. 前記第1の方向又は前記第2の方向の選択された一方が、前記データ記憶層の磁化容易軸と同一線上にある、前項1に記載の書込導体レイアウト構造。
- 8. 前記データ記憶層が、スピン依存トンネルデバイ ス、スピンバルブデバイス、及び巨大磁気抵抗デバイス からなるグループから選択される磁気電気デバイスであ る、前項1に記載の普込導体レイアウト構造。
 - 9. 前記データ記憶層が、矩形形状、弓形形状、及び多角形形状からなるグループから選択される形状を有す
 - る、前項1に記載の書込導体レイアウト構造。
 - 10. 前記第1の導体が、前記データ記憶層の上に配置され、前記第2の導体が、前記データ記憶層の下に配置される、前項1に記載の書込導体レイアウト構造。
 - 11. 前記第1及び第2の幅の選択された一方が、その対 応する層幅内において、実質的に中央位置、左にシフト した位置、及び右にシフトした位置からなるグループか ら選択される位置を有する、前項1に記載の書込導体レ イアウト構造。
 - 12. 磁気メモリセルのための書込導体レイアウト構造で あって、第1の幅を有する第1の導体と、第2の幅を有 50

16

する第2の導体と、該第1及び第2の導体間に配置されたデータ記憶層であって、第1の方向における第1の層幅と第2の方向における第2の層幅とを有し、前記第1及び第2の導体が実質的に前記第1及び第2の方向にそれぞれ交差する、データ記憶層とを備えており、前記第1の幅が前記第1の層幅よりも小さくなるよう予め選択され、前記第2の幅が前記第2の層幅と実質的に等しく、前記第1の層幅が前記第1の幅の全体に重なるように該第1の幅が該第1の層幅に対して配置される、書込10 導体レイアウト構造。

- 13. 前記第1の幅が、第1のプロセスアライメントオフセットに基づいて前記第1の層幅よりも小さくなるよう予め選択される、前項12に記載の書込導体レイアウト構
- 14. 前記第1のプロセスアライメントオフセットが、約 0.01μ mから約 0.08μ mまでの範囲内にある、前項13に記載の書込導体レイアウト構造。
- 15. 前記第1の導体が、ワードライン及びビットライン からなるグループから選択される通電ラインである、前 20 項12に記載の書込導体レイアウト構造。
 - 16. 前記第1の幅が、前記第1の層幅内において、実質的に中央位置、左にシフトした位置、及び右にシフトした位置からなるグループから選択される位置を有する、前項12に記載の書込導体レイアウト構造。
- 17. 低電力磁気メモリセルのための書込導体レイアウト 構造であって、第1の方向における第1の層幅と第2の 方向における第2の層幅とを有するデータ記憶層と、加 えられる電流に応じて書込磁界の第1の部分を生成する 第1の導体であって、前記第1の層幅よりも小さる 30 よう予め選択された第1の幅を有しており、該第1の幅 が、前記第1の層幅が該第1の幅の全体に重なるように 該第1の層幅に対して配置されている、第1の導体と、加えられる電流に応じて書込磁界の第2の導体と成す る第2の導体であって、少なくとも前記第2の層幅に対 しい第2の幅を有する、第2の導体とを備えており、前 記データ記憶層が、前記第1及び第2の導体間に配置され、該第1及び第2の導体が、それぞれ実質的におり、 該データ記憶層が、1ビットのデータを1つの磁化方向
- 40 として格納し、及び前記書込磁界の前記第1及び第2の 部分に応じて該磁化方向を回転させるよう構成されてお り、前記第1の幅の位置により、前記書込磁界の前記第 1の部分が前記データ記憶層に結合されて、前記第1の 導体に加えられる電流の大きさが、前記第1の幅が少な くとも前記第1の層幅と等しい場合よりも小さくなる、 書込導体レイアウト構造。
 - 18. 前記第1の幅が、第1のプロセスアライメントオフセットに基づいて前記第1の層幅よりも小さくなるよう予め選択される、前項17に記載の書込導体レイアウト構

19. 前記第2の幅が、前記第2の層幅よりも小さくなる よう予め選択され、及び該第2の層幅が該第2の幅の全 体に重なるように該第2の層幅に対して配置され、該第 2の幅の位置により、前記書込磁界の前記第2の部分が 前記データ記憶層に結合されて、前記第2の導体に加え られる電流の大きさが、前記第2の幅が少なくとも前記 第2の層幅と等しい場合よりも小さくなる、前項17に記 載の書込導体レイアウト構造。

20. 前記第2の幅が、第2のプロセスアライメントオフ セットに基づいて前記第2の層幅よりも小さくなるよう 予め選択される、前項19に記載の書込導体レイアウト構 造。

21. 磁気メモリセルにおける書込磁界を増大させるため の書込導体レイアウト構造であって、第1の方向におけ る第1の層幅と第2の方向における第2の層幅とを有す るデータ記憶層と、加えられる電流に応じて書込磁界の 第1の部分を生成する第1の導体であって、前記第1の **屬幅よりも小さくなるよう予め選択された第1の幅を有** しており、前記第1の層幅が該第1の幅の全体に重なる ように該第1の幅が該第1の層幅に対して配置されてい 20 【図46】ミスアライメントされた従来技術による書込 る、第1の導体と、加えられる電流に応じて書込磁界の 第2の部分を生成する第2の導体であって、少なくとも 前記第2の層幅に等しい第2の幅を有する、第2の導体 とを備えており、前記データ記憶層が、前記第1及び第 2の導体間に配置され、該第1及び第2の導体がそれぞ れ実質的に前記第1及び第2の方向に前記データ記憶層 と交差しており、該データ記憶層が、1 ビットのデータ を1つの磁化方向として格納し、及び前記書込磁界の前 記第1及び第2の部分に応じて該磁化方向を回転させる よう構成されており、前記第1の導体に加えられる前記 30 面図である。 電流により生成される前記書込磁界の前記第1の部分の 大きさが、前記第1の幅が少なくとも前記第1の層幅と 等しい場合よりも大きくなる、書込導体レイアウト構 造。

22、前記第1の幅が、第1のプロセスアライメントオフ セットに基づいて前記第1の層幅よりも小さくなるよう 予め選択される、前項21に記載の書込導体レイアウト構 造。

23. 前記第2の幅が、前記第2の層幅よりも小さくなる よう予め選択され、及び該第2の層幅が該第2の幅の全 40 込導体レイアウト構造を示す平面図である。 体に重なるように該第2の層幅に対して配置されてお り、前記第2の導体に加えられる前記電流により生成さ れる前記書込磁界の前記第2の部分の大きさが、前記第 2の幅が少なくとも前記第2の層幅と等しい場合よりも 大きくなる、前項21に記載の書込導体レイアウト構造。 24. 前記第2の幅が、第2のプロセスアライメントオフ セットに基づいて前記第2の層幅よりも小さくなるよう 予め選択される、前項23に記載の書込導体レイアウト構 造。

【図面の簡単な説明】

【図1a】従来技術によるMRAMアレイを示す平面図であ

18

【図1b】従来技術によるMRAMアレイを示す斜視図であ

【図2a】アクティブ磁気フィルム及び基準磁気フィル ムの磁化方向を示す従来技術によるMRAMメモリセルの斜 視図である。

【図2b】アクティブ磁気フィルム及び基準磁気フィル ムの磁化方向を示す従来技術によるMRAMメモリセルの側 10 面図である。

【図2c】アクティブ磁気フィルム及び基準磁気フィル ムの磁化方向を示す従来技術によるMRAMメモリセルの側 面図である。

【図3】従来技術によるメモリセル、その書込ライン、 及び該書込ラインを流れる電流により生成される磁界を 示す斜視図である。

【図4a】垂直方向に向けられた理想的な従来技術によ る書込導体及びメモリセルレイアウトを示す平面図であ

導体及びメモリセルレイアウトを示す平面図である。

【図5a】水平方向に向けられた理想的な従来技術によ る書込導体及びメモリセルレイアウトを示す平面図であ

【図5b】ミスアライメントされた従来技術による書込 導体及びメモリセルレイアウトを示す平面図である。

【図6】本発明による書込導体レイアウト構造を示す平 面図である。

【図7】本発明による書込導体レイアウト構造を示す平

【図8a】本発明による中央に配置された垂直方向の書 込導体レイアウト構造を示す平面図である。

【図8b】本発明による左にシフトされた垂直方向の書 込導体レイアウト構造を示す平面図である。

【図8c】本発明による右にシフトされた垂直方向の書 込導体レイアウト構造を示す平面図である。

【図9a】本発明による中央に配置された水平方向の書 込導体レイアウト構造を示す平面図である。

【図9b】本発明による上にシフトされた水平方向の書

【図9c】本発明による下にシフトされた水平方向の書 込導体レイアウト構造を示す平面図である。

【図10a】本発明による、データ記憶層よりも狭い第 1及び第2の導体を示す平面図である。

【図10b】本発明による、データ記憶層よりも狭い第 1及び第2の導体を示す断面図である。

【図10c】本発明による、データ記憶層よりも狭い第 1及び第2の導体を示す断面図である。

【図11】本発明による書込導体レイアウト構造を組み 50 込んだMRAMメモリアレイの一部を示す平面図である。

10

19

【図12】従来技術による電流スイッチング曲線と、本 発明の書込導体レイアウト構造の電流スイッチング曲線 (本発明による書込導体の幅を狭くした結果としての導 体電流の低減を示している)とを示すグラフである。

【図13a】本発明による多角形形状を有し書込導体により交差されるデータ記憶層を示す平面図である。

【図13b】本発明による弓形形状を有し書込導体により交差されるデータ記憶層を示す平面図である。


【符号の説明】


10 書込導体レイアウト構造


20 データ記憶層 30 第1の導体 32 第2の導体 Н 第2の方向 ٧ 第1の方向 第1の幅 WC1 第2の幅 W_{C2} W_{D1} 第1の層幅 第2の層幅 Ψ_{D2}

(従来技術)


【図1a】 【図1b】 BB → 132 120 120 120 130 130 120 120 → dx ← 120 (従来技術) 130 130 【図2c】 【図8c】 132 132 BB⊲ (従来技術) (従来技術) W_{D1} W_{C1} 【図2a】 【図2b】 【図4a】 120 123 M, M2 (從来技術) 126 M, 124 (従来技術)







【図13b】



フロントページの続き

(72)発明者 トーマス・アンソニー アメリカ合衆国カリフォルニア州94087, サニーベイル,ピメント・アベニュー・ 1161 F ターム(参考) 5F083 FZ10 GA05 GA15 KA01 KA05 LA12 LA16